www黄色片_青青草在线免费观看_黄色av电影网站_啊v视频在线观看_国产骚b_中文字幕 亚洲一区_国产顶级毛片_国产色网址_另类图片激情_搞黄网站免费观看

　　SoC架構(gòu)過去以處理器效能或低功耗元件為設(shè)計(jì)基礎(chǔ)，然而近年也開始重視存儲(chǔ)器元件。因此，芯片制造商現(xiàn)在得考量更多前端決策，包括擺置(placement)、存儲(chǔ)器類型、接取優(yōu)先次序(access prioritization)等。
　　據(jù)Semiconductor Engineering報(bào)導(dǎo)，從存儲(chǔ)器接取來討論，設(shè)計(jì)人員可透過軟件進(jìn)行優(yōu)先化，也可直接用物理方式，像是將處理器貼近存儲(chǔ)器來減低延遲性，或?qū)㈦娋€調(diào)粗。此外，也可設(shè)計(jì)從記憶槽外接存儲(chǔ)器，盡管延遲性提高，成本卻可降低。外接存儲(chǔ)器尺寸雖可加大，不過封裝選擇也往往造成新的問題。
　　而芯片業(yè)者也得決定存儲(chǔ)器速度、電壓、功能、軟件等等。舉例來說，有的軟件較仰賴處理器，而有的軟件則較仰賴存儲(chǔ)器。而最終抉擇對(duì)于芯片的系統(tǒng)表現(xiàn)、芯片成本、散熱程度、調(diào)試(debug)與驗(yàn)證時(shí)間、市場(chǎng)競(jìng)爭(zhēng)度都會(huì)有所影響。
　　益華電腦IP團(tuán)隊(duì)技術(shù)長Chris Rowen表示，由于存儲(chǔ)器體積大，對(duì)于循環(huán)時(shí)間與延遲性更大，因此面臨的物理問題比其他元件還要多。因此，設(shè)計(jì)人員得思考芯片內(nèi)需要多少存儲(chǔ)器、存儲(chǔ)器擺置于何處。然而，往往難以決定芯片需要多少存儲(chǔ)器才足夠，因此常直接加入更大存儲(chǔ)器容量與程式碼容量。
　　關(guān)于存儲(chǔ)器的每項(xiàng)決策，都有其優(yōu)缺點(diǎn)。廠商希望讓存儲(chǔ)器體積愈小愈好，但是卻希望容納愈多的存儲(chǔ)器。而對(duì)于某些問題，快取階層很重要，然而處理其他問題時(shí)，卻無法采用快取階層，因此隨時(shí)得把尺寸放在心上。
　　而存儲(chǔ)器也不斷面臨中心化(centralization)與去中心化(decentralization)架構(gòu)抉擇，當(dāng)存儲(chǔ)器愈中心化，存儲(chǔ)器資源就愈有彈性，而去中心化則可透過架構(gòu)平行(parallelism)達(dá)到，而其中一項(xiàng)方式則是將計(jì)算機(jī)區(qū)隔開來。
　　新思科技(Synopsys)嵌入式存儲(chǔ)器IP產(chǎn)品行銷經(jīng)理Prasad Saggurti表示，嵌入式存儲(chǔ)器有數(shù)種應(yīng)用方式，其中之一是減低電壓，可使用芯片代工廠的位元芯片(Cell)，再替讀寫功能添增電路。
　　廠商也可以使用體積較大的邏輯位元芯片，不過使用這此方法，得先考量低功耗重要性是否優(yōu)于芯片尺寸。以網(wǎng)路芯片而言，尺寸大一點(diǎn)通常較無關(guān)系，但是以智能型手機(jī)芯片而言，設(shè)計(jì)人員無法使用邏輯位元芯片，因?yàn)樾酒叽缲P(guān)至極。
　　在物聯(lián)網(wǎng)(IoT)的世界，人們對(duì)于存儲(chǔ)器需求有所不同，廠商往往會(huì)將存儲(chǔ)器的電壓與頻率調(diào)低，讓存儲(chǔ)器在臨界電壓(Threshold Voltage)以下運(yùn)行。
　　這樣的電路操作有利于無需快速喚醒、電池難以更換的智能型裝置，像是位于路燈或橋上的裝置。近臨界區(qū)(Near-threshold)或次臨界區(qū)設(shè)計(jì)會(huì)嚴(yán)重影響芯片效能，然而卻可顯著省電。
　　廠商也可采用更平衡的取徑，替存儲(chǔ)器搭載雙軌模式，讓周遭電路用以比位元芯片更低的電壓運(yùn)行，如此一來不會(huì)犧牲位元芯片效能。
　　而設(shè)計(jì)存儲(chǔ)器最復(fù)雜之處在于，許多需考量的因素相互矛盾，像是在存儲(chǔ)器之中，位元愈多愈好，然而SoC設(shè)計(jì)卻聚焦于減少體積余裕(margin)，且提升效能、降低功耗。
　　在設(shè)計(jì)中加入快取一致性(cache coherency)，即可提升達(dá)到此提升效能、降低功耗目的，但所有的快取一致性子系統(tǒng)都得根據(jù)不同設(shè)計(jì)公司(Vendor)的不同需求來進(jìn)行客制化，而每間公司要的又有所不同?？烊∫恢滦匀允嵌嗪诵男酒O(shè)計(jì)的關(guān)鍵技術(shù)，可讓不同核心于同一處理器組當(dāng)中分享存儲(chǔ)器。
　　此外，存儲(chǔ)器架構(gòu)也成為另一塊矛盾的領(lǐng)域。一直以來，單芯片內(nèi)建存儲(chǔ)器(on-chip memory)比外接存儲(chǔ)器(off-chip memory)快速，而頻寬一直是內(nèi)建存儲(chǔ)器的最大問題之一。
　　2015年高頻寬存儲(chǔ)器(HBM)正是上市后，人們可在高頻寬存儲(chǔ)器與嵌入式存儲(chǔ)器之間選擇，提升存儲(chǔ)器頻寬甚至可減少存儲(chǔ)器尺寸20%，而討論也往往圍繞著大小和功耗。
　　然而，要達(dá)到芯片尺寸縮小與功耗降低的目的，尤其是在多核心架構(gòu)之下，得先討論芯片優(yōu)化。高頻寬存儲(chǔ)器和混合立方體存儲(chǔ)器(Hybrid Memory Cube；HMC)都需要進(jìn)階封裝制程，像是2.5D、3D、甚至是單體3D封裝。
　　新的封裝選擇可透過直通矽穿孔(Through-Silicon Via)中介層(interposer)，減少存儲(chǔ)器接取當(dāng)中的寄生元件(parasitics)。然而，這樣是否能使速度快于內(nèi)建存儲(chǔ)器，仍取決于位置、連接速度、材料、電壓與頻率等其他因素。
　　目前而言，論及存儲(chǔ)器問題很難有簡單的解決方案，未來隨著各方面數(shù)量與復(fù)雜度提升，問題與矛盾也恐將愈來愈多。